Anonim

"Težave s poskusom zapiranja merilnega časa na 90 nm in manj se ne reši, " je dejal Jim Hogan, nekdanji izvršni sodelavec Cadence, ki sedi v upravnem odboru start-up z imenom Athena Design Systems.

Skupina si že dve leti prizadeva za rešitev tega problema in zdaj je v alfa fazi razvoja. "Julija bomo objavili izdelek, " je za Electronics Weekly dejal John Murphy, izvršni direktor Athene.

Težava, s katero se Athena spopada, je vse večji čas, porabljen za oblikovanje IC. "Čas od RTL-a do izločanja se z vsako generacijo podvoji, " je dejal Murphy. "Pri 0, 18 µm je bil 14 tednov, pri 0, 13 µm 22 tednov, pri 90 nm pa 32 tednov."

n

Najbolj resno ozko grlo v postopku oblikovanja IC je časovno zaprtje. Pri pod-100nm tehnologiji je to postalo še posebej boleče, kar je povzročilo 65nm razvojne stroške ASSP, ki so ocenjeni na 55 milijonov dolarjev.

Inženirji se spopadajo s časovnim zapiranjem, ker je odjava zdaj postala zanka ročne optimizacije. Dolgi časi orodij v pretoku jim vse težje dokončajo celo tri zanke v katerem koli tednu.

Pri pod-100nm geometrijah se problem z optimizacijo časovnega časa poslabša zaradi variacije postopka. To vključuje tako različice v širini žice kot tudi razlike v debelini žice, ki jih prinašajo bližinski učinki in druge litografske spremembe.

"Inženirji potrebujejo sistem za optimizacijo, ki lahko samodejno oceni časovne pomanjkljivosti, izvede spremembe s pomočjo rutinsko optimizacijskih rutin in nato takoj analizira njihov vpliv, tako da se časovni okvir približa minimalnim stroškom moči in površinam, " je dejala družba. "To zahteva konvergenco pridobivanja, izračun zamude in analizo časovnega razporeda, da se dosežejo rezultati, ki ustrezajo natančnosti tradicionalnih orodij za odjavo."

Po mnenju Athena večplastni algoritmi za optimizacijo, ki delujejo sočasno z analizo, zagotavljajo najučinkovitejšo in najučinkovitejšo metodo za doseganje rešitev za zapiranje časa z minimalnim vplivom na površino ali porabo energije.

Sistem mora hkrati optimizirati tudi moč puščanja, celovitost signala, elektro migracijo in faktorje izkoristka, kot je spreminjanje procesa. Sistem mora biti naraščajoč, tako da se številna področja čipa hkrati optimizirajo, kar omogoča učinkovito spreminjanje, analizo, popravilo določenih področij in njihovo ponovno optimizacijo.

Spremembe, uvedene neodvisno od postopka odjave, kot so pozne naročila za spremembe inženiringa, se lahko obravnavajo na način, ki ohrani toliko praktičnega dela kot celote. Za to so potrebne ploščice in razdelitev v sistemu, ki je prilagojen izvedbeni ali analizi naloge, ki jo je treba izvesti.