EDA in IP (December 2020)

Orodje Cambridge pretvori Verilog opis v C

Orodje Cambridge pretvori Verilog opis v C

Tenison EDA je povedal, da bo njegovo orodje VTOC oblikovalcem omogočilo izdelavo učinkovitih C modelov svoje strojne opreme, kar bo pospešilo tako pisanje programske opreme kot tudi postopke preverjanja

Arithmatica zažene matematične knjižnice IP za IC-je

Arithmatica zažene matematične knjižnice IP za IC-je

IP knjižnice so namenjene matematično intenzivnim IC-jem, kot so grafični čipi in procesorji višjega cenovnega razreda

Podjetje Oxford dobiva sredstva za tehnologijo SoC

Podjetje Oxford dobiva sredstva za tehnologijo SoC

Tehnologija sistem na čipu upa, da bo olajšala integracijo strojne in programske opreme

ARM-jeva vera v poslovni model IP se je povrnila z novo rastjo

ARM-jeva vera v poslovni model IP se je povrnila z novo rastjo

Nove aplikacije in nove tehnologije spodbujajo rast, pravi izvršni direktor

Magma dodaja optimizacijo moči

Magma dodaja optimizacijo moči

Optimizacija in upravljanje moči je dodana programski opremi za oblikovanje čipov Magma Design Automation.

Kitajska sprememba pravil vzbuja pomisleke glede kraje IP

Kitajska sprememba pravil vzbuja pomisleke glede kraje IP

Grožnja zaradi kraje intelektualne lastnine na Kitajskem naj bi se v naslednjih sedmih mesecih še poslabšala, ko bo država začela odpravljati omejitve

MoSys krivi izgubo zaradi zgrešene pridobitve

MoSys krivi izgubo zaradi zgrešene pridobitve

Podjetje pravi, da je preklican odkup Synopsys kriv za četrtletne izgube

Fister zapusti Intel zaradi Cadence

Fister zapusti Intel zaradi Cadence

Bingham je imenovan za predsednika odbora Cadence

ARM razkriva jedra za več procesiranja in DSP

ARM razkriva jedra za več procesiranja in DSP

Plodovi sodelovanja z NEC in prevzem Adelante

Orodje EDA v paketu spremlja moč in hrup

Orodje EDA v paketu spremlja moč in hrup

Začetno podjetje obravnava vprašanja upravljanja moči

Synopsys odvije platformo za oblikovanje Galaxy

Synopsys odvije platformo za oblikovanje Galaxy

Obljubljene so izboljšave celotne palete orodij za oblikovanje čipov

Prihodki Synopsys rahlo narastejo

Prihodki Synopsys rahlo narastejo

Podjetje EDA upravlja enoodstotno rast v primerjavi z lanskim četrtletjem

Zagon EDA zagotavlja sredstva v višini 9 milijonov USD

Zagon EDA zagotavlja sredstva v višini 9 milijonov USD

Golden Gate se osredotoča na EDA za čipe z majhno močjo

Orodje za sintezo C v hiši dobi javno oddajanje

Orodje za sintezo C v hiši dobi javno oddajanje

Mentor Graphics na trg prinaša izdelek sinteze C, ki je bil prej na voljo izbranim strankam. Catapult C ima standardno C ali C ++, brez št

EDA zagon pomaga 90nm zasnovo zaprtja

EDA zagon pomaga 90nm zasnovo zaprtja

Usmerjevalnik optimizira žico po žici

DAC: Trg IP bo zrasel za 22%

DAC: Trg IP bo zrasel za 22%

Rast iz naraščajočega števila jeder, pomanjkanja inženirskih zmogljivosti in vse večjega pomena FPGA

DAC: EDA in IP dobita Spirit

DAC: EDA in IP dobita Spirit

Konzorcij Spirit izda standard za način izvajanja IP v orodjih EDA

DAC: EDA mora postati kvantna

DAC: EDA mora postati kvantna

Intelov Pat Gelsinger pravi, da bo napredovanje Mooreovega zakona bistveno spremenilo orodja, potrebna za oblikovanje čipov

DAC: Cadence potisne paket z več čipi

DAC: Cadence potisne paket z več čipi

Večkratni umreti v paketu, ki se obravnavajo kot rešitev za naraščajoče stroške Asic

DAC: Altera potisne HardCopy s Synopsys

DAC: Altera potisne HardCopy s Synopsys

Programirano podjetje upa, da bo povečalo povpraševanje po trdih žičnih različicah svojih FPGA